Wpis z mikrobloga

@KryKry: Tak, ja. A co? Co prawda od 20 lat juz nikt nie używa Verilog, raczej SystemVerilog.
Poszukaj sobie ogłoszeń na ASIC/FPGA Verification Engineer. Tam stosuje się framework SystemVerilog który nazywa się UVM.