def hello_world(hello_world):....print(hello_world)hello_world("hello_world")Wszystko
Wszystkie
Archiwum
2

We wprowadzeniu do wyrażeń regularnych pisałem, że tekst przeanalizowany przez silnik nie może być analizowany ponownie. Jednak nie do końca była to prawda. Wyrażenia regularne dostarczają nam mechanizm lookaround, który pozwala nam rozejrzeć się z poziomu aktualnie analizowanego miejsca....
zdef hello_world(hello_world):....print(hello_world)hello_world("hello_world")import __hello__
źródło: comment_16036574578VZ6OpDTPrkred6mwtjXHZ.jpg
PobierzKomentarz usunięty przez autora
źródło: comment_1603573132vyM5MioeWPBDcFl48EgMZt.jpg
Pobierzmówi że mikroserwisy łatwiejsze w utrzymaniu przy starszej aplikacji, przy dużych zespołach, jeśli niektórych, podstawowych rzeczy nie da
Komentarz usunięty przez autora
1
![Licznik modulo N - VHDL na Rysino #02 [PL]](https://wykop.pl/cdn/c3397993/link_1603524845znuN2QCL6RpOL7HjWGldsK,w220h142.jpg)
Drugim projektem jest licznik modulo N. Stworzymy parametryzowalny moduł z asynchronicznym resetem i wejściem ce (clock enable). Na wyjściu dostępny będzie stan licznika oraz informacja o przepełnieniu ov (overflow). W filmie znajdziemy: 0:00 Intro 0:18 Syntezowalny moduł w VHDL 5:10...
z
źródło: comment_1603523212WH9Sbx14HMqx5GfgRUkNTJ.jpg
Pobierz
źródło: comment_1603487788pUM9m9TdoyuoEby8MXWQTe.jpg
Pobierz
źródło: comment_1603480601zfypMBvYDWPbH3jXo5ySLs.jpg
Pobierz.split('todo').join('done')
źródło: comment_1603455720r5Q1drDIGGv3ckAkQ32X9j.jpg
PobierzFurthermore,
8

Mając 61 lat, kupiła swój pierwszy komputer, żeby w wieku 81 lat wydać swoją pierwszą grę mobilną. Przebranżowić się na programistę można w każdym wieku, Masako Wakamiya jest tego idealnym przykładem.
z
źródło: comment_1603433079ZsK7kAdAjMKZbt40ARBnfE.jpg
Pobierz15
![Bramki logiczna - VHDL na Rysino #01 [PL]](https://wykop.pl/cdn/c3397993/link_16033970416ee3HOPr8flOjnKkNuYpxr,w220h142.jpg)
Witam w pierwszym odcinku VHDL na Rysino. Pierwszym projektem, dzięki któremu zapoznamy się z językiem będa bramki logiczne: OR i AND. Zaimplementujemy kod syntezowalny i testy. Następnie uruchomimy symulację i przeprowadzimy syntezę projektu. Końcowy efekt sprawdzimy w sprzęcie. W...
z
Wykop.pl
Zacząłem tworzyć tutorial o podstawach języka VHDL:
https://www.youtube.com/playlist?list=PL3SYHLELuPY1tDKdCxMrWPNIPhlyLHvP6
Będę wdzięczny za komentarze i pomysły na tematy do kolejnych odcinków.
#vhdl #fpga #naukaprogramowania #elektronika #automatykairobotyka #ukladyscalone
Mam przygotowane trochę przykładów: https://gitlab.com/rysy_core/fpga-experiments