Aktywne Wpisy
wypopekX +54
Oświadczam, że poprę rezygnację z dopłat do kredytów, jeżeli jednocześnie zostanie zlikwidowany jakikolwiek ryczałt dla IT i kombinacje typu b2b, a cała branża zostanie opodatkowana progresywną skalą PIT jak każdy zwykły obywatel.
Oczywiście, żadnych optymalizacji w Czechach czy Estonii, sprawdzana rezydencja podatkowa i obowiązek zatrudnienia tylko na umowie o pracę.
To co mamy deal? xD
#nieruchomosci
Oczywiście, żadnych optymalizacji w Czechach czy Estonii, sprawdzana rezydencja podatkowa i obowiązek zatrudnienia tylko na umowie o pracę.
To co mamy deal? xD
#nieruchomosci
![wypopekX - Oświadczam, że poprę rezygnację z dopłat do kredytów, jeżeli jednocześnie ...](https://wykop.pl/cdn/c3201142/bf55b3ec55d22e4532e061ae9cc3c9d0a05a3d134694dbd28745f747eba9cc76,w150.png)
źródło: krasonie i kuniewicze
Pobierz
Molek83 +781
![Molek83 - HISTORYCZNY MEDAL OLIMPIJSKI W TENISIE. LISTA OBECNOŚCI
#paryz2024 #tenis](https://wykop.pl/cdn/c3201142/f2041e5577132b31035f774153c6da573c8f8188537bfc589b8208e33cf8df05,w150.png)
źródło: Screenshot_145
Pobierz
http://pastebin.com/fB0nYThM
Wszelkie uwagi mile widziane :) Staram się jeszcze zrozumieć sens podziału na jednostki, architektury i komponenty oraz jak nimi operować. Konkretnie sposób w jaki dochodzi do instancjalizacji jednostek (skąd on wie jaką architekturę wziąć?)
Wołam @syn_admina bo chciał żeby pisać :)
W filmiku owe cztery wejścia i cztery diody z różnymi czasami debouncingu (0.1s, 0.5s, 1s, 2s).
Całość zajmuje 160 elementów logicznych - wynika to głównie z tego, że każdy debouncer samodzielnie dzieli częstotliwość przez dużą liczbę. Można by tą liczbę zmniejszyć, stosując jeden dzielnik częstotliwości i podając jego wyjście na wejście mojego debouncera - tracimy wtedy rozdzielczość, ale w większości takich zastosowań na co komu ona?
#fpga #synteza #vhdl #altera #elektronika #visherdev
źródło: comment_KloDqPjcmjE27kpVgI9EuTbCQS4ovtXF.jpg
Pobierz@Visher:
Póki co zrobię jeszcze UARTa dla poćwiczenia, później może skoczę do VGA i jak to ogarnę to można myśleć o oscyloskopie na bazie ADC w tym FPGA :]
Jak zdobędziesz płytkę, programator, to później kwestia książek i dużej ilości czasu..