Aktywne Wpisy
ja #!$%@? jak ja kocham zycie wlasnie pije sobie drinka w domu, kon zwalony, najedzony pitcom z dagrasso. Nic mi wiecej nie potrzeba ogladam sobie rzeczy o silowni na youtube, kotek siedzi mi na kolanach. Przypominam kon zwalony wiec zero potrzeb zero testosteronu nie musze z nikim walczyc bo nie mam o co. Mam hajsy mam jedzenie i bezpieczenstwo i kon zwalony. Pozdrawiam
#pasta
#pasta
PozdroMleczny +141
Aktywne Znaleziska
Problem rozwiązałem rozszerzając kod UART.vhd tak, aby przy dłuższym czasie trwania txIdle, nie przeskakiwało do kolejnego znaku. I fajnie, niby powinno działać.
Przy okazji nauczyłem się obsługiwać symulator ModelSim - jakie to fajne! Zdecydowanie potrzebne narzędzie przy testowaniu, dodatkowo pozwala wykryć pewne błędy już w działającym programie, które kompilator przepuści (co mu się dziwić).
Po modyfikacjach mój przebieg wygląda tak jak na załączonym obrazku. Bardzo zgrabnie, że tak powiem :)
Ale niestety na tym kończy się radość, bo pomimo sensownego przebiegu w symulatorze, w rzeczywistości.. Otrzymywany napis ma podwojoną pierwszą literkę, tj. "HHello darkness my old friend!".
I ni kij wiadomo dlaczego... Teraz by dopiero się przydał oscyloskop. Ktoś ma jakieś pomysły?
Kod:
UART.vhd: http://pastebin.com/bmkV2brB
TX.vhd: http://pastebin.com/v4cAs1wc
Spam @syn_admina
#visherdev przede wszystkim - zapraszam
#fpga #synteza #maximator #vhdl #altera #elektronika
To wygląda na coś w rodzaju race condition. Bardzo dziwne, że problem dotyczył tylko drugiego znaku, skoro nie jest on traktowany w żaden sposób inaczej niż trzeci, czwarty, itd.
Z pierwszym już trochę inaczej ale i tak podejrzewam, że jest to związane z zachowaniem z przed "poprawki".
Tak daleko w FPGA nigdy nie
Komentarz usunięty przez autora
A "instance not found" wygląda tak jakbyś próbował uruchomić SignalTap bez zsyntetyzowania jego funkcjonalności w hardware. (signaltap potrzebuje trochę LE dla siebie). Spróbuj to odpalić według jakiegoś tutoriala.
Teraz tylko muszę się dowiedzieć, dlaczego..
// na obrazku powinno być reversed zamiast inversed :P
chodzi o to, że ponieważ txStart jest przez cały czas '1', to kopiuje sobie dane od razu po wysłaniu poprzednich. Natomiast UART.vhd dostarcza je jeden cykl później. Taka mała zmiana rozwiązała problem: http://pastebin.com/za5KZVAY
:)
Czasowo wyglądało to mniej więcej tak:
1) Przesyłany jest do bufora pierwszy znak
2) Start transmisji
3) Pierwszy znak jest kopiowany z bufora i przekazany do wysłania
4) Transmisja się zakończyła, ale nie została zatrzymana, więc brany jest znak w buforze i kopiowany do wysłania - ale w buforze ciągle siedzi jeszcze pierwszy znak, więc idzie drugi raz
5) Drugi znak jest kopiowany do bufora i siedzi w nim nieruszony,