[wonsz_smieszek]

Programiści #fpga, w czym piszecie? #vhdl czy #verilog? Jakie są teraz trendy czy standardy? Trochę wypadłem z obiegu.

[Felonious_Gru]

@wonsz_smieszek: to zależy od tego, który język obsługuje producent kości

[wonsz_smieszek]

@Felonious_Gru: hm, na jakichś Alterach dawno temu (nie pamiętam modelu) pisałem w jednym i drugim, a nawet je dość swobodnie mieszałem. To nie jest tak, że kompilator i tak zrobi binarkę (plik *.rbf jeśli dobrze pamiętam)?

[Felonious_Gru]

@wonsz_smieszek: cypress na przydład takiego vhdl nie zrozumie

[Felonious_Gru]

@wonsz_smieszek: A konkretniej to vhdl powstawał w Europie, a Verilog w USA. A dalej to głównie duma narodowa ( ͡°( ͡° ͜ʖ( ͡° ͜ʖ ͡°)ʖ ͡°) ͡°)

[wonsz_smieszek]

@Felonious_Gru: ok, a jak wygląda sprawa dumy narodowej z programowania na fpga w naszym kraju? Jesteśmy bardziej w Unii czy raczej laskę Amerykanom robimy? ( ͡°( ͡° ͜ʖ( ͡° ͜ʖ ͡°)ʖ ͡°) ͡°)

[Felonious_Gru]

@wonsz_smieszek: zależy czyich scalaków używasz ( ͡° ͜ʖ ͡°)

[wonsz_smieszek]

@Felonious_Gru: Altera będzie, czyli Verilog? ( ͡º ͜ʖ͡º)

[Felonious_Gru]

@wonsz_smieszek: skoro piszesz, ze jedno i drugie dało radę to jak ci wygodniej.

[wonsz_smieszek]

@Felonious_Gru: Ano da, ale myślałem, że może teraz w branży wszyscy są #bojowkavhdl, a veriloga nie lubimy albo odwrotnie. Żadnego już nie pamiętam, więc i tak nauka od nowa :)

[Visher]

@wonsz_smieszek: nie ma za bardzo wyboru i musisz nauczyć się przynajmniej podstaw jednego i ogarniać w drugim, IMO.

W projekcie bardzo prawdopodobne że będzie mieszany VHDL i Verilog choćby z uwagi na to, że niektóre moduły Altery generują tylko np. Veriloga.

Ogółem to wyczytałem, że Verilog jest językiem w którym można zrealizować więcej niskopoziomowych rzeczy (zbliżone w kierunku poziomu już tranzystorowego), a VHDL jest językiem z mocno rozwiniętą abstrakcyjnością, przez co