Wpis z mikrobloga

@r5678: No właśnie nie do końca - im większy die size, tym większe prawdopodobieństwo że trafi w niego jakieś neurino czy inny cud.

@JayCube jeszcze kilka lat temu MediaTek robił bardzo często chip testowe. Ale udało się wszystko ustabilizować i zwykle chip działa od kopa prosto z fabryki (wiem, niewiarygodne xD).
Tak design został zaakceptowany przez TSMC. Mass volume production rozpoczyna się dopiero w przyszłym roku. To jest związane z kombinacją
jeszcze kilka lat temu MediaTek robił bardzo często chip testowe. Ale udało się wszystko ustabilizować i zwykle chip działa od kopa prosto z fabryki (wiem, niewiarygodne xD).


@groman43: No to nie rozumiem, czyli jednak ten kod jeszcze nie lata bo nie ma chipu, czy macie jakieś testowe ingenering samples (MPW lub MLM)?
@JayCube: Po pierwsze, kod ewoluuje z jednego chipa na drugi. Nie jest pisany od podstaw za każdym razem. Pierwsza wersja powstała około 6 lat temu.
Poza tym, jeśli kod trzeba dostosować do zmian w chipie (nie zawsze to jest wymagane, czasem wystraczy zmienić kilka define), to testujemu wszystko na FPGA.
@groman43: Orientuje si, bo jestem w branży. Chodzi mi o sam fakt tego czy ten chip w 3nm już istnieje jako prototyp, czy jest to raczej PR. Wiadomo ze dużo testuje się na FPGA, dzięki temu masz SW gotowy jak produkt wyjdzie z FAB'a. Skraca to bring-up i zmniejsza ryzyko.
Znam ja te kilka define.. Później masz cala regresje na czerwono i szukaj co jest nie tak :)
@JayCube: Jak na razie tylko PR. Nie mam zielonego kiedy dokładnie jest zaplanowany bring-up, ani tym bardziej kiedy chip ma trafić na rynek. A to dlatego, że już od kilku lat bring-upy zwykle nie ma problemu z bring-upami i wszystko działa od kopa.