[Khaine]

#vhdl #elektronika

'0' & x"000000"

Wie ktoś co oznacza to x"000000"? Wygląda mi to na jakąś alternatywną metodę zerowania rejestru, bo tutaj jest rejestr o nieparzystej liczbie bitów. Stąd by było '0' w kontatenacji z ileśtam x "000000" aż do końca rejestru. Ale nadal nie wiem czemu nie jest w takim razie użyte <= (others => '0')

[Sihill_pl]

@Khaine: to przypadkiem nie będzie adres komórki?

[patrolez]

@Khaine: to jest vector zapisany szestnastkowo, czyli jeden symbol koduje 4 bity.

[Khaine]

@Sihill_pl: I jak mam to rozumieć w tym wypadku?

process (iCLK, inRST) begin
if (inRST = '0') then
sCNT <= '0' & x"000000";

Tutaj jest w counterze zastosowane.

[Khaine]

@patrolez: No czyli jednak zerowanie... Nie pomyślałem o tym, że to jest heksadecymalnie. Nadal nie wiem czemu nie ma others => '0'.

[patrolez]

@Khaine: nie jest zastosowane, bo może ktoś nie ogarnął

'0' & (others => '0'), to to samo co '0' & x"000000", a to równa się (others => '0')

O ile '0' & x"000000" pokrywa wszystkie bity w vectorze, ale chyba musi, bo synteza by nie poszła.

[Khaine]

@patrolez: No to też właśnie. I jest to prostszy zapis :D Rozumiem że 25 bitowy wektor to się nikomu nie chce zerami wypełniać w " ", ale przecież others jest.

[patrolez]

'0' & (others => '0')

@Khaine:
Poprawka z mojej strony. Nie można mieszać '0' & (others => '0'). Prawidłowo to wyglądałoby ('0', others => '0').

[JayCube]

ale przecież others jest

@Khaine: W Verilog nie ma others i tam zerowac trzeba bit po bicie
sCNT <= {1'b0, 'h000000};
ewentualnie
sCNT <=