Różnica pomiędzy AVR czy innym mikrokontrolerkiem a FPGA jest taka, że użytkownik na najniższym poziomie ma dostęp do instrukcji assemblera (może programować processorek w assemblerze). Na przykład może zrobić "add a32b, b32b". Natomiast FPGA może zdefiniować co "add" znaczy w sprzęcie. Przykładowo to może byc "add a17b, b49b" lub SIMDi "add a, b, c, d". FPGA daje dostęp do sprzętu który można programować i tworzyć "circuits" / digitalPokaż całość

@bungaBunga: Achronix miał dostęp do fabu (22nm).

Rynek z zerową konkurencją jeszcze bardziej zmonopolizowany.

@TwojaStaraTanczyMambe: To otwiera droge do HPC dla FPGA. Zynq (ARM + FPGA) czy PowerPC (w Virtex4-5) to rynek embedded. Intel zrobi podobne rozwiązanie do Conveya.

@zielonek1000: koszty produkcji ASICa w 16nm są astronomiczne (za dwa lata 7nm). Do tego należy doliczyć software. Altera ma ponad 3k developerów którzy tworzą software. 10 zł za chip nie wchodzi w grę.

@pitus_bajtus: Od jak dawna? masz gdzieś linka?

fpga w procesie technologicznym Intela to totalny kosmos

@tath: Intel jesli chodzi o process technologiczny jest number one. Wyprzedza TSMC o jakis 1-2 lata. To calkiem sporo. Na dodatek to bedzie pierwsza (nie QPI czy PCIe) integracja x86 z FPGA! Bardzo ciekawe.

@pitus_bajtus: 2013 i 14nm to nie tak znowu od dawna ;-)

@pitus_bajtus: mam na myśli że dopuścili ich do 14nm która weszła do produkcji w 2014/2015 (state-of-the art).

@zielonek1000: Na dzień dzisiejszy 16nm jest dostępne w TSMC i u Intela. Jeśli myślisz że Chiny mogą sobie otworzyć kolejna fabrykę w tej technologii to jesteś w błędzie. Mogą grzecznie ustawić się w kolejce do TSMC i zapłacić cenę taka jak inni. Jeśli masz na myśli robienie stacking (3D) to Chiny nic do góry same nie mogą sobie zbudować.

@stilewski: Nie rozumiem co masz na myśli pisząc o opóźnieniach, możesz podać przykład?

@tath: > tego co kojarzę Intel już używał fpga w Xeonach lub Atomach, ale przez magistrale PCI-E (mimo, ze w jednej kości).

Masz linka? Wydaje mi się że nie ma takich układów w produkcji.
Nalltech umożliwia integracje po FSB natomiast Convey robił to po QPI. Z obiema technologiami jest mnóstwo problemów. Convey miał ludzi z Intela jako swoich board members. Wcześniej był HyperTransport i jakoś te technologie nie przyjeły się na dużą skalę. Chyba najbardziej rozpowszechniony jest PCIe (np. NIC z FPGA używane w HFT) czy Bing (http://research.microsoft.com/pubs/212001/Catapult_ISCA_2014.pdf)

Rozwiązanie w zynq, czyli bezpośrednie połączenie fpga do szyny adresowanych/danych bardzo mi się podoba bo np. pozwala na dorobienie urządzeń peryferyjnych w zmapowanej pamięci rdzenia ARM. Ciekawe czy uda się soc takiego zrobić z x86/x64, które są bardzo skomplikowanymi architekturami i znacznie różniącymi się od typowych SoC (nie mam tu na myśli Atom, tylko

Pokaż całość

@samadh1: 16nm to jest process technologiczny. Gdy piszesz "biorą układy" pewnie masz na myśli, że wytwarzają układy w tej technologii. Chińczycy nie mają technologii 16nm. Nikt inny na świecie nie ma na dzień dzisiejszy oprócz Intela i szybko nikt inny nie będzie miał - to chyba jest oczywiste.

@TaQk: powinieneś to wysłać do Intela lub TSMC.

@tank_driver: Intel wie jak tworzyć takie układy. Jeśli chcieliby to mogliby to sami zrobić. To co kupuje się to time-to-market.

@lovtza49: U mnie w firmie zamawiamy tysiące układów. Połączenie Intela z Alterą nie ma wpływu na ceny.

Londyn / Senior Dev Engineer / R&D top telco / PhD / C++, C, ASM, VHDL / 55k +10% GBP (~3300GBP na reke).

@programista_CPP: dlubiesz w low latency / hft?

@programista_CPP: lepiej na kontrakcie? wydawalo mi sie, ze takie fuchy chodza po 110-130k base +100-150% premii lub pnl.