Wpis z mikrobloga

@yuim: oczywiście że jesteś przyspawany do toola od producenta, bo tylko toole producenta są w stanie zrobić implementacje w danym układzie. każda rodzina układów FPGA różni się od innych swoją architekturą, wbudowanymi peryferiami, itp, a co więcej format bitstreamu nie jest generalnie udokumentowany i tylko producent go zna.

możesz używać generycznych narzędzi tylko i wyłącznie do symulacji.
@yuim: i jeszcze coś: nie zaczynaj zabawy z FPGA od zakupu płytki. zaimplementowanego układu praktycznie nie da się debugować (są chipscope, itp, ale używanie ich jest mega czasochłonne i upierdliwe). poprawny flow jest taki, że cały development i testowanie robisz w symulatorze, a na pracując na układzie poprawiasz tylko takie rzeczy, których nie da się wyłapać w symulacji (jak np. opóźnienia I/O lub logiki kombinacyjnej, których symulator dobrze nie potrafi odwzorować).
@0xFE @jceel @QBA__ @Kryspin013 @wytrzzeszcz

Pozwolę sobie zawołać komentujących ten wpis, bo pomysł z FPGA na nowo odżył, nabrał kształtów i powoli zmierza w kierunku realizacji.

Otóż projekt, który zamierzam zrealizować to implementacja od zera procesora opartego na arichtekturze RISC-V w wariancie podstawowym czyli RV32I, z obsługą wyłącznie machine mode, bez obsługi przerwań i bez obsługi uprzywilejowanego zestawu instrukcji i powiązanych rejestrów. Takie są założenia pierwszej iteracji.

Zanim mnie wyśmiejecie, że zabieram
y.....m - @0xFE @jceel @QBA__ @Kryspin013 @wytrzzeszcz

Pozwolę sobie zawołać komen...

źródło: comment_15815491307H0NREjmuXNhUVCLIq9gF8.jpg

Pobierz
Poczytałem sobie trochę co i jak działa, klepnąłem jakieś hello worldy i nie wygląda to aż tak strasznie jak mi się wydawało początkowo. W zasadzie po uporządkowaniu tego co obecnie mam, w szczególności sygnałów emitowanych przez dekoder instrukcji i zamknięciu wszystkiego w moduły(właśćiwie to brakuje mi czegoś w rodzaju LOAD/STORE UNIT) powinno się to dość sprawnie przeklepywać do Veriloga.