[Visher]

Zmagania z FPGA i VHDL ciąg dalszy ;-)

Tym razem rzuciłem sobie wyzwanie napisać UARTa, poszło całkiem sprawnie i czuję większa swobodę w tym języku konfiguracji. Póki co zaimplementowałem samo nadawanie które na ogół działa, cechuje się jednak dziwnym błędem - zawsze wcina drugi znak. Jakikolwiek by nie był, cokolwiek by przed nim nie stało.. Pozostałe znaki w napisach o różnej długości są spoko, problem przy różnych baudach (testowałem 9600 i 38400). To samo na PuTTY oraz Realterm.

Wrzucam kod, ktoś coś widzi, wiecie o co może chodzić?

Plik główny UART.vhd:
http://pastebin.com/KzEQJ8Fi

TX.vhd:
http://pastebin.com/mnN7dT7A

Dodatkowo gfycat, bo lubię.

#visherdev przede wszystkim - zapraszam
#fpga #synteza #maximator #vhdl #altera #elektronika

[Visher]

@syn_admina:

[syn_admina]

@Visher: wysyłaj na początku jakieś dwa puste znaki ( ͡° ͜ʖ ͡°)

[olewales]

@Visher: Fajnie. Ja kupiłem ten zestaw i nie mogę się zabrać za zabawę bo cały czas mam coś innego na głowie ( ͡° ʖ̯ ͡°).
Próbowałeś prześledzić wewnętrzne sygnały w SignalTapie?

Jak będziesz robił RX to może autobaud spróbuj zaimplementować, tak jak tu: https://youtu.be/Sq8SxVDO5wE?t=1706 (od ~28:20)
całkiem fajny bajer :D

[olewales]

@Visher: Daj znać jak dojdziesz do tego co powodowało gubienie drugiego znaku, bo patrzę na tego VHDLa i też nie wiem o co chodzi :D Adapter USB<>UART jest ok?

[Visher]

@olewales: tak, działał z AVR-ami

[Visher]

@olewales: sprawdziłem wczoraj na oscyloskopie i nie generuje przebiegów dla drugiego bajtu - tego pomijanego znaku. Powalone.