[Khaine]

#elektronika #fpga #vhdl

Tak wygląda schemat gotowego UARTa do procka przy którym obecnie dłubię (bo on sam swojego bufora nie ma). I generalnie jedna rzecz mnie patrząc na to zastanawia. Z tego co widzę odczyt wejścia następuje na życzenie procka. Nie lepiej jest mu dać przerwanie jak bufor się zapełni? No bo w ten sposób to on musi cały czas żądać odczytu (gdzieś co 160 taktów zegara, bo max baud jest CLK/16, a bitów idzie 10) od UARTa żeby sprawdzić czy coś tam aby nie siedzi, jako, że sam UART nie bardzo ma możliwość poinformowania go, że dane są do odebrania. Jako, że jest to RS to tutaj w ogóle nie ma potwierdzeń czy dane zostały odebrane (ten gotowiec z tego co widzę nie ma handshake'a).

Jak myślicie, robić to w przerwaniu (jakoś większe zaufanie bym miał do tego) po uzbieraniu 10 bitów czy zastosować to co tutaj? Inna sprawa, że ponoć przy asynchronicznej komunikacji może być do 5% błędu w zgraniu zegarów, prawda to?

[w.....4]

@Khaine: Na jakim zestawie uczysz się FPGA?

[Micki]

taktyk

[Khaine]

@wd34: E2LP. To jest z Unii Europejskiej projekt.

https://www.fer.unizg.hr/_download/repository/E2LPBaseBoard_-_Technical_Reference_Manual%5B1%5D.pdf

http://www.e2lp.org/

[DK13]

@Khaine: tyktak

[w.....4]

@Khaine: Dlaczego UE wspiera Xilinx? Ktoś nieźle musiał posmarować?

[Khaine]

@wd34: A może Xilinx sam to zaproponował? Cholera wie. W każdym razie dzięki temu jest lepszy dostęp edukacyjny do Xilinxa.

[w.....4]

A może Xilinx sam to zaproponował?

@Khaine: Xilinx: "Hej, UE sypnijcie kilkoma milionami i pouczcie trochę osób coby umieli programować nasze układy i je kupowali"

Widzę, że Polska też jest partnerem wiec gdzie są materiał po polsku?

[w.....4]

@Khaine: O co chodzi w ogóle w tym projekcie, gdzie są jakieś materiały?

[Khaine]

@wd34: Pytaj się mnie a ja Ciebie. Ja wiem tylko tyle, że była możliwość wzięcia zestawiku i zrobienia czegoś na nim, to stwierdziłem, że czemu nie. Dopiero później się dowiedziałem, że to jest jakiś większy projekt.

W każdym razie mam materiały jakieś do tego. Przykładowe programy i 12 ćwiczeń typu laborka na FPGA. I na tym się uczyłem właśnie. Teraz wychodzę trochę ponad program.

[w.....4]

@Khaine: ehh, ile ten twór jeszcze pożyje...

[gromwell]

@Khaine: mozna jeszcze taki zestawik przytulic :D?

[Khaine]

@gromwell: Jak jesteś na wydziale Mechatroniki PW to tak.

[Khaine]

@wd34:
@gromwell:

Fajnie fajnie, ale koniec końców się nie dowiedziałem jak to z tym UARTem ma być :D

[cecen]

@Khaine: zegar nie koniecznie musi być w dokladnym podziale som gdzies takie zestawienia baudrate fclock i ilość % błedów w transmisji