FPGA - Poradnik #0 Wprowadzenie

W tej serii artykułów opisywać wam moje poczynania w dziedzinie FPGA oraz pomóc wam w przyswojeniu tego dość trudnego tematu.

[kubabe]

Wincyj, wincyj! Btw. popraw ostatni akapit 'Zacznijmy od tego czym w ogóle jest FPGA' bo w dalszym ciągu nie wiem dlaczego układ programowalny może wykonywać o wiele więcej informacji :)

[RicoElectrico]

Daj jakiś inny przykład Veriloga, bo ten jest trochę niereprezentatywny. Ten kod został wygenerowany automatycznie. To jest netlista, wynik elaboracji "ludzkiego" kodu VHDL/Verilog na zestaw komórek logicznych (bramki, kombinacje bramek, przerzutniki) które dla konkretnej technologii ktoś (najczęściej sama fabryka półprzewodników) narysował. Później robi się place & route (tworzenie połączeń) w wyniku którego powstają maski do produkcji układu scalonego.

[Trty123]

Różnica pomiędzy AVR czy innym mikrokontrolerkiem a FPGA jest taka, że użytkownik na najniższym poziomie ma dostęp do instrukcji assemblera (może programować processorek w assemblerze). Na przykład może zrobić "add a32b, b32b". Natomiast FPGA może zdefiniować co "add" znaczy w sprzęcie. Przykładowo to może byc "add a17b, b49b" lub SIMDi "add a, b, c, d". FPGA daje dostęp do sprzętu który można programować i tworzyć "circuits" / digital

[Trty123]

Zresztą FPGA vs ASIC:

F = Field (nie potrzebujesz fabryki - jak Field Engineer) vs Application (A)
P = Programmable (nie potrzebujesz masek) vs Specific (S)
G = Gate (programujesz bramki) vs Integrated (I)
A = Array (bramki są upakowane w macierze) vs Circuit

FPGA to "odpowiednik" ASIC'a (z pewnymi wadami) którego możesz stworzyć w domu. Processor AVR czy inny to specyficzny ASIC. FPGA może "wgrać" taki lub podobny processorek.

[rubesom]

@Gabi446 Możesz powiedzieć coś więcej w odniesieniu do mikro kontrolerów AVR? Czy FPGA jest lepsze od AVRów? Jeżeli tak to dla czego?

[Gabi446]

@rubesom: Nie można powiedzieć, że FPGA jest lepsze od AVR ponieważ FPGA służy do czego innego. Układy programowalne sprawdzą się wszędzie tam gdzie potrzebujemy bardzo szybkiego wykonania jakiegoś algorytmu. Moim zdaniem połączenie FPGA i AVR jest idealnym rozwiązaniem.

[repro5]

@rubesom: Na FPGA mozesz sobie zrobić AVRka ( ͡° ͜ʖ ͡°)

[kingscrown]

na FPGA to się kiedyś #bitcoin kopało ;)

[Ealrion]

Spojrzałem właśnie na część przykładowego kodu VHDL. Czy rzeczywiście ostatni proces był potrzebny? Przykładowo coś co kiedyś robiłem wygląda następująco:

architecture Behavioral of bramka is

begin

q2(0) <= a and b;

q2(1) <= a or b;

q1 <= c(0) xor c(1);

end Behavioral;

Ten fragment nie zawiera deklaracji portów, ale widać że nie potrzeba żadnego dodatkowego procesu który jest zależny od portów wejściowych jak w podanym przykładzie.

[piotrek2128]

@Ealrion: Taki właśnie był cel zastosowania tej architektury - pokazanie zastosowania dla procesu. A jeśli chodzi o szybkość działania to wszystkie rozwiązania prawdopodobnie zrealizowane będą w dokładnie ten sam sposób, za pomocą fizycznych bramek i działać będą z taką samą szybkością. After jest brane pod uwagę tylko podczas symulacji pracy układu, przy właściwej kompilacji te instrukcje sa pomijane. To jest zasadnicza różnica między językiem opisu sprzętu i 'zwykłym' programowaniem. To od

[Ealrion]

@piotrek2128: Fakt, zapomniałem o podstawowej wadzie/zalecie FPGA - opóźnienia czasowe (albo raczej ich brak). Co do kompilatora przypomniały mi się zabawy z produktami zarówno Xilinxa (Spartan 3E) jak i Altery (od MAXów po Cyclone'a bodaj 2, wiem wszystko starocie) gdzie kod który działał na jednym nie chciał się syntezować na drugim z jakiegoś durnego powodu.

[skud]

Fajna inicjatywa, czekamy na rozwój, może będzie wreszcie coś ciekawego z programowaniem DSP.Szkoda tylko że FPGA są drogie, może szkoły zaczną inwestować, bo na kieszeń amatora ciężko do dźwgnięcia

[Ealrion]

@skud: Zamiast FPGA można przecież kupić jakiegoś taniego (nawet chińskiego) CPLDka, koszt rzędu 100 złotych a obsługuje się go identycznie - jedyną różnicą jest ilość bramek/pamięci ale do zastosowań amatorskich nie powinno to być problemem.

[Amaurosis]

@lvy: DSP nie musi mieć IO analogowych, główna różnica to przeznaczenie procesora - DSP to specjalizowany procesor do przetwarzania sygnałów. Operacje FIR, IIR, FFT i inne transformaty w większości składają się z mnożenia i dodawania do akumulatora(MAC) - na MCU taką operację wykonujesz w kilkuset/tysiącach cykli. Nowe DSP wykonują kilkanaście takich operacji w 1 cyklu, do masa innych mechanizmów poprawiających sprawność obliczeń.

[Kazaaa]

@Gabi446: Nie wiem czy te zrzuty ekranu, które umieściłeś na stronie są Twoje, ale na screenie z VHDL umieszczone są np. opóźnienia czasowe, które w układach reprogramowalnych są niesyntezowalne (niemożliwe do odwzorowania w sprzęcie). Jeśli, ktoś będzie ciekawy dlaczego, to musi cofnąć się do historii powstania języków opisu sprzętu tj. do czego pierwotnie zostały stworzone i jak przebiegał ich rozwój.
A tak poza tym to fajnie, że ktoś próbuje tworzyć coś

[Kazaaa]

@karol-piotrowski: :D jeśli osoba, która zna jakieś inne języki programowania i algorytmy albo pisała coś na uC, zasiądzie do tego i stwierdzi "aa tu wstawię sobie delay(500) " :D to musi sobie zdawać sprawę, że to tak nie zadziała. Z perspektywy układów reprogramowalnych to w sumie najważniejsze, żeby zmienić tok rozumowania w jaki sposób to działa, bo języka to się każdy nauczy ( ͡° ͜ʖ ͡°)

[k.....i]

@Kazaaa: No tak, w software współbieżność jest problemem (i też trzeba zmieniać tok rozumowania w stosunku do poziomu "początkujący" ucząc się o blokadach, atomowości etc, a większość programistów amatorów i tak nie ma o tym pojęcia), a w układach cyfrowych sekwencyjność i czasy propagacji. Najgorsze jest, jak ktoś robi VHDLa metodą copy-paste i w sumie to nie wie, co to znaczy to begin process end process, i poprawia kombinując, aż wyjdzie

[Pienio69]

Będę mógł sobie go tak skonfigurować, żeby kopal mi bitcoiny?

[Pienio69]

@Gabi446: Zabawka która generuje 4 500GH/s kosztuje ~5000zł. Rozumiem że tutaj wyliczenia będą mniej korzystne? :(

[Gabi446]

4 500

@Pienio69: W FPGA nie jest tak kolorowo :( 60zł 20GH/s o ile stworzysz swój układ.

[Kenzaki]

@Gabi446 Ale mi te Altery ostatnio krwi napsuły ( ͡° ʖ̯ ͡°) Czy będzie jakieś wprowadzenie do kodzenia w Verilogu? Na studiach miałem taki lekki wstęp, język wydaje się przystępny, ale chciałbym wiedzieć więcej. Prowadzący mówił, że materiałów jest mało, że to trudne jest, że Altery się psują i są słabo wspomagane (tu akurat mu wierzę). Jest w tym coś prawdy? ( ͡º ͜ʖ͡º

[Kenzaki]

@Gabi446: Zdublowało mi odpowiedź, ech ( ͡° ʖ̯ ͡°)

Czy Altery się psują szczerze powiem Ci, że nie spotkałem się nigdy z taką opinią.

Student potrafi. Udało się nam spacyfikować 4 na 12 dostępnych. A robiliśmy tylko sterowanie do silnika krokowego ( ͡° ͜ʖ ͡°)
Jeżeli będzie verilog to chętnie będę śledził rozwój poradnika, bo jak szukałem w polskim internecie to były głównie

[Gabi446]

@Kenzaki: Mam zamiar wszystko tłumaczyć jednak artykuły będą pojawiać się dość nieregularnie. Ponieważ jest to dość trudny temat i będę starał się go przedstawić tak aby każdy go zrozumiał. Z jaką częstotliwością będą się pojawiać niestety obecnie nie mogę nic powiedzieć.