[yungdupa]

jakie polecacie środowisko programistyczne do veriloga/systemveriloga i vhdla? xilinx vivado doprowadza mnie do #!$%@?
#fpga #verilog #vhdl #elektronika

[elektryczny_mariusz]

@yungdupa: bo verilog i fpga nie jest dla ludzi słabych

[yungdupa]

@elektryczny_mariusz: proszę wybaczyć, ale jak vivado mi po raz setny zwraca error podczas proby syntezy lub symulacji w stylu "o mordo masz błąd i #!$%@?" bez pokazania o co w ogole chodzi to mnie #!$%@? strzela

[elektryczny_mariusz]

@yungdupa: aż się cieszysz ze coś poprawiasz a potem wyrzuca inny bład

[wiecejszatana]

proszę wybaczyć, ale jak vivado mi po raz setny zwraca error podczas proby syntezy lub symulacji w stylu "o mordo masz błąd i #!$%@?" bez pokazania o co w ogole chodzi to mnie #!$%@? strzela

@yungdupa:

Jak mawia stare chińskie przysłowie:
"Droga na szczyt wiedzie pod górę."