Powstał procesor na bazie RISC-V ISA z zegarem 5GHz zużywający 1W energii
W roku 2015 pracownicy uniwersytetu w Berkeley rozpoczęli prace nad nowym uniwersalnym zestawem instrukcji RISC (Reduced Instruction Set Computing) przeznaczonym dla procesorów nowej generacji. Tak powstał wolny od ograniczeń patentowych standard RISC-V ISA.
frex z- #
- #
- #
- #
- #
- 129
Komentarze (129)
najlepsze
To samo co robi Apple z M1, x86 ograniczało ich, więc stworzyli własny na bazie arm, który jest bardzo wydajny.
Co do domowych użytkowników: tak jak z M1, sporo aplikacji codziennego użytku jest dostępnych tylko na x86 i dopoki
@demonsthere: Eeee, ARM jest tak samo "przestarzały" jak x86, to powstawało w bardzo podobnym czasie. M1 jest bardzo wydajny tylko w półce układów energooszczędnych i elegancko przemilczanym faktem jest jakim kosztem :D (chodzi o wielkość i koszta produkcji układu).
Jednakże brak powiązania między watami a hercami w stosunku do szybkości wykonywania obliczeń dyskwalifikuje takie przechwalki przed oglądaniem światła dziennego.
Przejrzyście i schludnie, bez udziwnień, bez pierdyliarda skryptów, które tyko zamulają kompa i przede wszystkim ładuje się na raz cała treść artykułu, a nie popularne 'dogrywanie' treści gdy scrollujesz w dół. Wiele stron dzisiaj ma naprawdę zwalony design
@GeraltRedhammer: procesorów RISC jest całe mnóstwo, tylko pewnie nigdy o nich nie słyszałeś. Bo siedzą głównie w superkomputerach :)
To nie tylko ARM.
artykuł w eetimes,
Jeden z komentarzy demaskuje błędne obliczenia.
rehashed 2020-12-01 03:49:43
The figures in the article are entirely fictional. From running the exact same benchmark as mentioned: - M1 high performance cores are ~ 10,000 coremarks/W EACH - M1 high efficiency cores are about 33,000 coremarks/W EACH For some reason Huang has stated that it is 15W/core, whereas its 15W for the 4 performance cores and the 4 efficiency cores ALL TOGETHER. He completely ignores that there